* NOTICES *

BEST AVAILABLE COPY

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

Bibliography

(19) [Publication country] Japan Patent Office (JP)

(12) [Kind of official gazette] Open patent official report (A)

(11) [Publication No.] JP,8-204128,A

(43) [Date of Publication] August 9, Heisei 8 (1996)

(54) [Title of the Invention] Multifunction LSI equipment, its functional change-over approach, and a data-processing

(51) [International Patent Classification (6th Edition)]

H01L 27/04 21/822

G06F 15/78 510 E

H01L 21/82

[FI]

H01L 27/04

В 21/82

[Request for Examination] Un-asking.

[The number of claims] 9

[Mode of Application] OL

[Number of Pages] 15

(21) [Application number] Japanese Patent Application No. 7-7047

(22) [Filing date] January 20, Heisei 7 (1995)

(71) [Applicant]

[Identification Number] 000005108

[Name] Hitachi, Ltd.

[Address] 4-6, Kanda Surugadai, Chiyoda-ku, Tokyo

(72) [Inventor(s)]

[Name] Kameya Masatsugu

[Address] 502, Kandatsumachi, Tsuchiura-shi, Ibaraki-ken Inside of Hitachi Mechanical Engineering Laboratory

(72) [Inventor(s)]

[Name] Miyake Norihisa

[Address] 502, Kandatsumachi, Tsuchiura-shi, Ibaraki-ken Inside of Hitachi Mechanical Engineering Laboratory

(72) [Inventor(s)]

[Name] Hashimoto Shigeo

[Address] 5-2-1, Omika-cho, Hitachi-shi, Ibaraki-ken Inside of the Hitachi, Ltd. size Mika works

(74) [Attorney]

[Patent Attorney]

[Name] Takasaki ****

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.


Epitome

(57) [Abstract]

[Objects of the Invention] A pin neck is canceled and multifunction LSI equipment excellent in mass-production nature is realized

[Elements of the Invention] The input of functional circuits 1-4 shares Pins ISO-ISn, and an output is connected with Pins OSO-OSm through the multiplexer 5 controlled by the selection signal from the selection-signal pins ISEL0 and ISEL1. [Effect] By choosing one functional circuit by the multiplexer, both I/O pins can be shared in each functional circuit, and a pin neck does not produce them. Since it can use being able to choose one of the arbitration of two or more set ability as coincidence, the amount of the same chip used increases and volume efficiency becomes large.

[Translation done.]



[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely. 2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] Multifunction LSI equipment characterized by having a change-over circuit for connecting either the input edge of two or more pins for external connection, two or more functional circuits, the selection-signal input circuit for inputting the selection signal which chooses this functional circuit, and the functional circuit chosen by the above-mentioned selection signal or an outgoing end both sides, and some above-mentioned pins.

[Claim 2] Said change-over circuit is multifunction LSI equipment according to claim 1 characterized by being the circuit which connects to said some of pins the outgoing end of the functional circuit chosen by said selection signal, and connecting with the input edge of all functional circuits as a common pin for an input, and other parts of the above-

mentioned pin changing.

[Claim 3] Said change-over circuit is multifunction LSI equipment according to claim 1 with which it connects with said some of pins, and the direction of signal transduction is bidirectionally characterized by being a switchable bidirectional buffer group.

[Claim 4] Said functional circuit is multifunction LSI equipment according to claim 3 characterized by being the demultiplexer circuit which changes a high-speed serial signal into a low-speed parallel signal, and the multiplexer circuit which performs the inverse transformation.

[Claim 5] The data-processing system constituted using multifunction one LSI of one publication among claims 1-4.

[Claim 6] The data-processing system characterized by having the multifunction LSI equipment according to claim 4 for changing a high-speed serial signal into a low-speed parallel signal, the LSI equipment for data processing for performing data processing by considering the above-mentioned low-speed parallel signal as an input, and multifunction LSI equipment according to claim 4 for changing into a high-speed serial signal the low-speed parallel signal outputted from this LSI equipment for data processing.

[Claim 7] The functional change-over approach of the multifunction LSI equipment characterized by to perform a functional change by switching so that one side or the both sides of the input edge of the selected functional circuit and an outgoing end may be connected to some pins for external connection of the LSI equipment concerned in the functional change-over approach of the multifunction LSI equipment which carries two or more functional circuits, and chooses and uses one of them.

[Claim 8] The input edge of each of said functional circuit is the functional change approach of the multifunction LSI equipment according to claim 7 which uses said some of pins as the pin for a common input, and is characterized by performing a functional change by connecting only the outgoing end of said selected functional circuit through other parts and multiplexers of the above-mentioned pin.

[Claim 9] The functional change-over approach of the multifunction LSI equipment according to claim 7 characterized by performing a functional change by connecting a part or all of the input edge of said selected functional circuit, and an outgoing end to said some of pins through the bidirectional buffer group which the direction of signal transduction can switch bidirectionally.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to multifunction LSI equipment, its functional change approach, and the data-processing system that used the LSI equipment.
[0002]

[Description of the Prior Art] Drawing 2 shows the functional distribution structure in a common electronic-circuitry system, since it becomes the functional configuration fundamentally hierarchized by any systems, so that it results in the lower level of hierarchization — functional distribution — progressing — association between functional circuits — rough -- it goes that it is ****. Instead, the number of the functional I/O signals for offering the dedication-function to the exterior tends to increase. For example, in drawing 2, an I/O channel, a common I/O driver or an interface, and an external circuit E are [the device and external circuit C where the signal / bus interface circuit which links an external circuit A with the CPU section or CPU directly, and the external circuit B were directly managed by CPU] equivalent to a system bus, a common-bus interface circuitry, etc., when the intelligent system which has CPU is taken for an example for a memory system, a system I/O circuit, and an external circuit D. In the case of such a system, the functional circuit 302 serves as a functional assignment which a memory controller or an input/output controller, and functional circuits 303 and 304 call an I/O channel controller or a share I/O-bus controller, and a functional circuit 305 calls a system bus or a common-bus controller. The common-circuit section 301 is the part which unifies and generates the signal from each functional circuit fed back to generation of the signal which carries out the monitor of the actuation of CPU and uses it in common in each functional circuit, and actuation of CPU, and manage the bus state and the bus cycle of CPU, or the monitoring of it carries out, and it is equivalent to the machine state controller (MSC) which generates a fundamental reference signal and a fundamental clock, the clock generator (CLKGT) which generates various system clocks and the various clocks for each functional circuits.

[0003] When LSI-izing conventionally the circuit system shown in <u>drawing 2</u>, functional circuits 302-305 and a common circuit 301 are designed as 4-5 LSI (four cases build the common circuit section in each LSI) of a different kind,

respectively, or the whole system of <u>drawing 3</u> is accumulated as one large-scale LSI. [0004]

[Problem(s) to be Solved by the Invention] In the above-mentioned Prior art, when building an electronic substrate and a system and LSI-ization was performed for every required functional circuit, the class of LSI increased and there was a problem that LSI-ization could not be attained by low cost only to the application in which remarkable mass production is possible. Moreover, two or more function modes are built into LSI of one chip, and although it may constitute so that one may be chosen from two or more modes of that function, the fundamental function of an I/O pin is being fixed to one even in this case. And even if it is used for other circuit blocks on an electronic substrate with one kind of connection type beforehand defined for every functional block, connecting and some variations by the difference in local connection occur, only one kind of operation or the mounting approach is allowed fundamentally, and the problem of low-cost-izing cannot necessarily be solved in the application of a short run die.

[0005] When a approach (system-on-chip) which accumulates two or more functions (system) which relate to the largescale 1 chip LSI on the other hand is taken, together with the fall of the yield and design cost rise accompanying largescale-izing, the problem of the pin neck explained in full detail below arises. Drawing 3 shows an example of a process rise of LSI (CMOS gate array). The die size in the case of both (magnitude of the circuit accumulation part of LSI) assumes that it is the same (about 2.5mmx 2.5mm), and supposes that the process rise was performed to 1-micrometer process rule of this drawing (b) from 2-micrometer process rule of this drawing (a). The improvement ratio in a process which is a ratio of detailed-izing of this wiring Ruhr is 2 in this case. By this, the transistor count is improving by 4 times. That is, an equivalent for about 260 transistors is accumulated also for the thing [any] case on the area for one mass on a die by the about 64 gates and the CMOS process, and when it is 2-micrometer Ruhr, in the case of 16 masses and 1micrometer Ruhr, it is a transistor count for 64 masses. However, the number of signal pads for taking out the functional pin for external I/O serves as 60 pads in 1-micrometer Ruhr of 44 pads and drawing 3 (b) in 2-micrometer Ruhr of drawing 3 (a), and has increased only about about 1.4 times. It is because signal putt is arranged at a line, so that rate of increase is proportional to the improvement ratio in a process mostly to that rate of increase being proportional to the 2nd [about] power of the improvement ratio in a process since the 1st transistor of this reason is arranged superficially. since a current (instantaneous carrying current) capacity required for that it is still smaller as the 2nd reason than the improvement ratio 2 in a process to drive the load (mainly capacitive load) connected outside becomes [the slew rate of a signal] high with improvement in the speed of a switching characteristic — an EQC — or it is because it is in the inclination which becomes larger and signal pad size cannot be made so small from the limitation of the current density of

[0006] However, when accumulating a random logic, increasing in proportion [almost] to a transistor count is known experientially, and imbalance will produce the needed number of pins between a transistor count and the number of external I/O pins in this way. This means that the numbers of I/O pins run short sharply in a random logic subject's circuit, unless a memory circuit etc. is accumulated in large quantities. That is, in order to secure many functional pins, it will be necessary to use the thing of a quite big chip size (die size) compared with the circuit scale accumulated on LSI, and increase of development costs and the fall of the yield are caused also from this field. That is, LSI-izing by the low production system has high possibility of causing a cost rise conversely.

[0007] Four functional circuits (Function) which need the external I/O signal of 40 – 50 pin extent for this for example, on a scale of the 1000 gates are prepared, and it sees about the case where the CMOS gate array of a 4000 gate scale is piled up. If it is going to accumulate this on one chip as usual, in order to secure the number of signal pads of 160 needed pins – 200 pin extent, it will become far bigger than the die size which the thing of the big die size of a 10000 gate scale is needed by the CMOS gate array which used the process of 1-micrometer Ruhr, and is decided by the required gate number.

[0008] The purpose of this invention is to offer the multifunction LSI equipment can secure sufficiently many numbers of external I/O pins of LSI, and it was made for a pin neck not to produce, its functional change-over approach, and the data-processing system using this multifunction LSI equipment, holding down low the development costs of LSI, and the manufacturing cost at the time of mass production.

[0009]

[Means for Solving the Problem] The multifunction LSI equipment characterized by equipping this invention with the change-over circuit for connecting either the input edge of two or more pins for external connection, two or more functional circuits, the selection-signal input circuit for inputting the selection signal which chooses this functional circuit, and the functional circuit chosen by the above-mentioned selection signal or an outgoing end both sides, and some above-mentioned pins is indicated.

[0010] Furthermore, the above-mentioned change-over circuit is a circuit which connects to some above-mentioned pins the outgoing end of the functional circuit chosen by the above-mentioned selection signal, and this invention indicates the multifunction LSI equipment characterized by connecting with the input edge of all functional circuits as a common pin for an input, and other parts of the above-mentioned pin changing.

[0011] Furthermore, the above-mentioned change-over circuit is connected to some above-mentioned pins, and, as for this invention, the direction of signal transduction indicates bidirectionally the multifunction LSI equipment characterized by being a switchable bidirectional buffer group.

[0012] Furthermore, this invention indicates the data-processing system constituted using above multifunction LSI equipment.

[0013]

[Function] Since an I/O pin is sharable by using a change-over circuit with two or more functional circuits, a pin neck is cancelable, and since there may be few pins, package cost is also lowered. Moreover, although development costs hardly change as the case of a chip with each function, and an amount of circuit designs that what is necessary is just to manufacture 1 ****** of LSI which built in the required function, since which of two or more set ability can be used for

them, they can secure very high mass-production nature, and can hold down the cost per one chip low while they can hold down initial manufacture costs very low. Therefore, a system price can be reduced if a data-processing system is constituted using this LSI equipment.

[0014]

[Example] Hereafter, an example explains this invention to a detail. <u>Drawing 1</u> is the block diagram showing one example of the multifunction LSI equipment which becomes this invention, and is the gate array of four functional circuits (the 1000 gate scale, a total of 4000 gates scale by which each of Function 1-4 was produced by the CMOS process of 1-micrometer Ruhr). The input pins ISO-ISn are connected to the input terminal I of each functional circuits 1-4 through the signal input-buffer group 7, and the output terminal O of each functional circuits 1-4 is connected with the output pins OSO-OSm through the multiplexer 5 controlled by the selection input-buffer group 6, and the signal output-buffer group 8.

[0015] It is the selection signal (this signal is also hereafter expressed with having bundled with () the signals ISEL0 and ISEL1 given to the pin (ISEL0) etc. (ISEL1).) with which the multiplexer 5 was given to the selection pins ISEL0 and ISEL1 in this configuration, other pins — being the same — it switches whether it responds and the output of a functional circuit 1 – 4 throats is connected to the output pins OSO, OS1, ——, OSm. That is, the signal generated from the selection signal (ISEL0, ISEL1) inputted from the outside is inputted into the selection input terminals A and B of a multiplexer 5, and the signal from each output terminal O of functional circuits 1–4 is inputted into input terminals IDO-ID3. And the output signal from the output terminal O of the functional circuit corresponding to a selection signal (ISEL0, ISEL1) is chosen, and it outputs to an output terminal OD.

[0016] On the other hand, the external input signal inputted from the input pins ISO-ISn is used in common as an input signal group which has the function defined corresponding to each functional circuits 1-4, respectively. namely, -- although a circuit top is described like a common signal and it is arranged — each functional circuits 1-4 — respectively — coming out — it is recognized as a mutually different function (function suitable for each function), and is processed. Therefore, when a multiplexer 5 chooses the output signal which should be outputted to the exterior, it will be inevitably set to the function relevant to those functions, i.e., the function of the input signal corresponding to the selected functional circuit.

[0017] When **** pins were examined to this example, the conventional technique which connects with an I/O pin, without carrying the 4000 gates in one chip and using a multiplexer took more than 160 pin extent. However, only the signal pad of 60-70 was prepared in the die size which carries a 4000 gate scale. However, according to this example, that close and an output pin should just have the maximum number of the numbers of pins for which each of circuits 1-4 needs four functions, this is 40 - 50 pin extent in the gate array of a 1000 gate scale, as the conventional example explained. Therefore, if there is a signal pad of 60-70 securable by the die size which can be carried the 4000 gates, even if it will be enough and will add the pad for selection signals (ISEL0, ISEL1), it is fully realizable.

[0018] In this way, according to this example, since four functional circuits are collectively LSI-ized while canceling a pin neck, development costs fall. Moreover, since the volume of the part increases since it has that a large-sized die is unnecessary and two or more functions, and volume efficiency improves, low-pricing is possible. Furthermore, a package is also easy to be the thing of the standard level of the number of pins which is not, and can be stopped very low by package cost.

[0019] <u>Drawing 4</u> is the block diagram showing another example of the multifunction LSI equipment which becomes this invention. In the example of <u>drawing 1</u>, it needed to design so that a functional circuit the input-buffer group 7 and the output-buffer group 8 are immobilization, therefore both the number of input signal pins and the number of output signal pins are fixed, and that number of external I/O signals is almost the same for this reason might be incorporated with one chip. This example enables it to design multifunction LSI equipment by controlling by the selection signal using a bidirectional input output buffer, even if the numbers of I/O signals differ for every functional circuit, without receiving constraint of the physical number of input output buffers so much.

[0020] The multifunction LSI equipment shown in drawing 4 Five functional circuits 401-405 where functions differ (Function), The multiplexers 406-408 controlled by three inputs of the selection signal (ISEL2 [ISEL0, ISEL1, and]/IS) inputted through the selection input-buffer group 409, The signal input-output-buffer groups 411 and 413 in which it is similarly controlled by the three above-mentioned inputs, and each has m+1 piece and k+1 input/output terminal, When it consists of the signal input-buffer group 410 which has n+1 input terminal, and the signal output-buffer group 412 which has j+1 output terminal and sees from the outside, it is LSI which disguises itself as five kinds of LSI with one chip. [0021] Hereafter, actuation of this example is explained, first -- a selection signal (ISEL1, ISEL0) -- (0, 0), and (0, 1) -- or (1 0) - it is - corresponding to this order, functional circuits 401, 402, or 403 are chosen at the time. At this time, the signal (ISEL2/IS) is assigned as one of the input signals of functional circuits 401-403. Moreover, at the time of this condition, since AND gate 414 output is always "0", enable input E which activates the output buffer 4110 of the signal input-output-buffer group 411 is set to "0", an output buffer 4110 is fixed to a DIZEBURU condition, i.e., a high impedance output state, it is inputted through inverters 415 and 416 and they incorporate [each functional circuits 401-403 regard the buffer group 411 as an input-buffer group, and] the input signal from these to each input terminal I. [0022] On the other hand, "1" will be impressed to enable signal E which activates the output buffer 4130 of the signal input-output-buffer group 413 under the same conditions, it will be in an active state, and it is considered that the buffer group 413 is an output-buffer group.

[0023] Moreover, by multiplexers 406 and 407, the input terminal ID 2 by which the input terminal ID 1 by which the input terminal ID 0 connected to the output of a functional circuit 401 at the time of (0, 0) was connected to the output of a functional circuit 402 at the time of (0, 1) was connected to the output of a functional circuit 403 at the time of (1, 0) is chosen corresponding to the value of a selection signal (ISEL1, ISEL0), respectively at this time. And the input signal group chosen as the output OD of each multiplexers 406 and 407 is outputted, multiplexer 406 output is outputted to the exterior through the input-output-buffer group 413, and the output of a multiplexer 407 continues and is further

outputted to the exterior through an output buffer 412 through a multiplexer 408. In addition, "0" is impressed to the selection input S of a multiplexer 408 at this time, and the output of a multiplexer 407 is always chosen the input terminal ID 0 side.

[0024] as mentioned above, a selection signal (ISEL1, ISEL0) — (0, 0), and (0, 1) — or (1 0) under conditions It can treat seen from the exterior as LSI which consists of a total of k+j+2, OISO – OISk, and OSO-OSj, as an input signal pin as a total of m+n+3, IOSO – IOSm, ISO-ISn, and ISEL2/IS, and an output signal pin.

[0025] Next, in drawing 4, actuation in case selection signals (ISEL1, ISEL0) are (1, 1) is explained. By the case where it is the case where a selection signal (ISEL2/IS) is "0" at this time, and "1", the function of a signal input-output-buffer group is set up as follows, respectively.

[0026] (ISEL2/IS) In the case of = "0"

At this time, AND gate 414 output is the same as that of the case where a selection signal (ISEL1, ISEL0) is the combination of an except (1 1) since it is "0" almost, and an input pin, a pin OIS 0 - OISk, and OS0-OSj serve as [a pin IOS 0 - IOSm, and ISO-ISn] an output pin. Since a signal (ISEL2/IS) functions as a selection signal, as an input signal, it cannot use in this case. It is outputted to the buffers 413 and 412 with which the input terminal ID 3 was chosen, the functional circuit 404 was chosen, and the functional signal was defined by multiplexers 406 and 407 as an output buffer. Therefore, it can be considered at this time that this LSI equipment is equivalent to what implemented only the functional circuit 404.

[0027] (ISEL2/IS) In the case of = "1"

this time — AND gate 414 output — "1" — becoming — an output buffer 4130 — being inactive (high impedance) — it becomes and the output buffer 4110 of the signal input output buffer 411 becomes active conversely. Therefore, as an input signal from the outside, a total of n+k+2 of Pins ISO-ISn and OISO — OISk will be assigned, and a total of j+m+2 of Pins OSO-OSj and IOSO — IOSm will be assigned as an output pin to the exterior. As a functional output signal, a multiplexer 408 chooses the output alumnus of the input terminal [405] ID 1, i.e., a functional circuit, and it outputs to Pins OSO-OSj, and the output OA of a functional circuit 405 is outputted to a pin IOS 0 — IOSm through the direct buffer 411. Therefore, it can be considered at this time that this LSI equipment is equivalent to what implemented only the functional circuit 405.

[0028] Thus, if a bidirectional input-output-buffer group is divided into some groups, an I/O function is set up using a selection signal and it uses combining the input of dedication, and an output-buffer group, it can opt for the number of I/O pins which is physically needed with a very high degree of freedom, or its physical arrangement. In addition, although here shows the case where a bidirectional input-output-buffer group is switched and used for an input or an output, depending on a functional circuit, a bidirectional I/O signal group like a data bus may be treated, for example. In such a case, what is necessary is just to use a bidirectional function as it is by controlling dynamically output enable signal E of a bidirectional input-output-buffer group by the functional circuit actively/inactive to required timing.

[0029] <u>Drawing 5</u> is the block diagram showing the more concrete example of this invention multifunction [LSI]. The multiplexer circuit 501 which changes into the data of 2-bit width of face the data of 8-bit width of face inputted to the timing carried out slowly, and is outputted to high-speed timing, Two functional circuits with the demultiplexer circuit 502 which has the function outputted to the timing which extended the data of 2-bit width of face inputted to high-speed timing to the data of 8-bit width of face, and carried out them slowly, It consists of the signal input-output-buffer groups 504 and 505, the signal output-buffer group 508, the signal buffer group 506, and the selection input buffer 507 for switching an I/O pin. It is multifunction LSI equipment which both functions can realize by one LSI by switching the function of multi-demulti with a selection signal (ISEL), and using. This actuation is explained below.

[0030] <u>Drawing 6</u> is the timing diagram which shows actuation of the demultiplexer circuit 502, and is actuation when setting a selection signal (ISEL) to "1" by <u>drawing 5</u>. Since it is selection-signal (ISEL) = "1" at this time, each output buffer in the signal input output buffer 504 becomes inactive, and all the output buffers in the signal input-output-buffer group 505 are active.

[0031] In this condition, if the signal IRES for deciding reset processing of the internal hardware of LSI and conversion initiation timing is set to active level "1", an input data train will begin to be inputted from pins IOSO and IOS1 from the timing signal of the standup of the signal ICLK at that time (high-speed clock), and will be incorporated by a total of four clocks (four periods of Signal ICLK) from it. The sum total 2x4=8 bit data for this signal ICLK4 period are changed into the data whose period of 8 bit parallel is 4 times the signal ICLK by the demultiplexer 502. Signal ISYNC has determined the timing which outputs the data changed by the demultiplexer 502 to the output pins OISO-OIS7, and after it incorporates the last input data for 2 bits inside, it can shift output timing by moving the phase of Signal ISYNC to four timing of the standup after it of Signal ICLK synchronizing with Signal ICLK.

[0032] In drawing 6, Signal IRES becomes active and the four a ** of data a, b, c, and d are incorporated from the pin IOS 1 from the time of day t0 when Signal ICLK started. And it is determined that the phase of an ISYNC signal outputs translation data from standup time-of-day t=t5 of the signal ICLK immediately after completing incorporation of the last data d. Therefore, the time of day t5 of drawing is timing to which data (a, b, c, d) are outputted by 8 bit parallel, and time of day t1 shows the output timing of the data (illustration abbreviation) incorporated before one from data (a, b, c, d). Moreover, correspondence with data (a, b, c, d) and the data value outputted to the output pins OISO and OIS1 and -- is [Equation 1]. a= (IOS00) (IOS10)

```
b= (IOS01) (IOS11)
```

It is [Equation 2] when it carries out. (OIS0)=(IOS00)

(OIS1)=(IOS10)

(OIS2)=(IOS01)

(OIS3)=(IOS11)

c= (IOS02) (IOS12)

d= (IOS03) (IOS13)

(OIS4)=(IOS02) (OIS5)=(IOS12) (OIS6)=(IOS03) (OIS7)=(IOS13)

It comes out. However (IOS0j), (IOS1j) is the bit value incorporated by the timing of time of day tj from pins IOS0 and IOS1, respectively (j=0-3). In this way, 8 bits of data inputted by 2 bit parallel are gathered at a time (extended conversion), and they are outputted as 8-bit rose rel data.

[0033] Drawing 7 is the timing diagram which shows actuation of the multiplexer circuit 501 of drawing 5, and is actuation when setting a selection signal (ISEL) to "0" by drawing 5. Since it is selection-signal (ISEL) = "0" at this time, each output buffer in the signal input output buffer 504 becomes active, and all the output buffers in the signal input-output-buffer group 505 are inactive. If the signal ISYNC which is the clock of the timing carried out slowly is set to "1" and the data x of 8-bit parallel are inputted from the exterior through OISO-OIS7 to the timing t11 of the standup of the signal ICLK just behind that It changes into four 2-bit output data (a, b, c, d) from the timing t12 of the riser of the following signal ICLK continuously by four periods (with period of Signal ICLK), and outputs succeeding four pins IOSO and IOS1. In this actuation, Signal IRES is assumed to be what realizes only the function which resets the internal circuitry of LSI, but the function in which the timing which begins to output the data changed into IOSO and IOS1 by the input timing of Signal IRES like the case of a demultiplexer is determined may be given.

[0034] The input/output relation of the above-mentioned multiplexer actuation is as follows. The input signal and signal a-d from the input pins OIS0-OIS7 are [Equation 3] first, a= (OIS0) (OIS1)

b= (OIS2) (OIS3)

c= (OIS4) (OIS5)

d= (OIS6) (OIS7)

It is ******, and d is outputted to time of day t12 at a and time of day t13, and is outputted to the output pins IOS0 and IOS1 at c and time of day t15 at b and time of day t14, respectively.

[0035] In the example of drawing 5, it has opted for the function of LSI not using a multiplexer circuit by switching the I/O function of the bidirectional signal input-output-buffer groups 504 and 505 with a selection input signal (ISEL). This is because the multiplexer and the demultiplexer have the reverse function exactly, the number of input pins and the number of output pins only become reverse, and the number of pins of a total functional signal is made almost identically, so it is suitable to pile up multifunction one LSI together. Thus, if the functional circuit accumulated together is examined well, it turns out that it can build multifunction one LSI very efficiently and effectively. That is, even if it does not use the special circuit for the functional switch equivalent to the multiplexer circuit 5,406,407,408 in drawing 1 and drawing 4, it can be said that the example which showed that multifunction LSI equipment may be able to be constituted very efficiently is an example of drawing 5.

[0036] As application of the example of <u>drawing 5</u>, clock generation and LSI for control can be constituted, or by carrying out a demultiplexer, if further many functional circuits can be implemented, a calculation function circuit etc. can be implemented with a multiplexer circuit, and LSI for data processing can also be realized for the function of the common circuit (CLKGT) 503 in <u>drawing 5</u> a multiplexer / by using a multi-demulti circuit for I/O, for example.

[0037] The example of drawing 8 explains the example of a system configuration using multifunction one LSI of such this invention. In this system, after amplifying with amplifier the analog signal first inputted from the input terminal 801, it changes into 2 bit x4=8 bit digital data by ADC (analog-digital converter)802 of a sampling mold, and a total of 4 sets of that data every 2 bits each are inputted into four demultiplexers (LSI-A) 803-806. Demultiplexers 803-806 perform the almost same actuation as the demultiplexer explained by drawing 5 and drawing 6, and change the 2-bit input into the data of 8 bit parallel. Each output of demultiplexers 803-806 is divided into 4 sets of outputs of every 2 bits, and each class of the output is inputted into four arithmetic circuits (LSI-B) 807-810 about every demultiplexer. Each 807 to arithmetic circuit 810 output also has 2 bit x 4-set composition, and it is inputted into the multiplexers (LSI-C) 811-814 this output of whose is four too. This multiplexer is almost the same as what was explained by drawing 5 and drawing 7. Finally, the serial data of the 2-bit width of face outputted from each multiplexers 811-814 is inputted into sampling type DAC (digital-to-analog converter)815, is changed into analog data, is amplified with amplifier, and is outputted to an analog output terminal 816.

[0038] Clock generation and a control circuit (LSI-D) 817 The system-reset signal for generating reset and the external reset output signal ORES of an internal circuitry for the high-speed system clock used as criteria to an ICK input is received in an IRES input. demultiplexers 803-806 — with reset-signal ORES through which it passes, respectively clock signal OCKADC to ADC802, and demultiplexers 803-806 — clock signal OCKA 0-3 through which it passes, respectively, and arithmetic circuits 807-810 — with the clock signals OCKB0-OCKB3 through which it passes, respectively multiplexers 811-814 — clock signal OCKC0- through which it passes, respectively — clock signal OCKDAC of OCKC3 and DAC815 is generated.

[0039] Although demultiplexers 803-806 and multiplexers 811-814 are almost the same as multifunction LSI shown in drawing 5 as mentioned above Demultiplexers 803-806 carry out differing based on the inputted high-speed reference clock signals OCKA0-OCKA3 (ICLK and equivalence in drawing 5). The low speed clocks 0-OSY [OSY and] 3 for a synchronization which have one 4 times the period of this are generated. It is having taken the method of inputting Clock OSY into the input terminal ISY of arithmetic circuits 807-810, and inputting clocks OSY0-OSY3 into the input terminal ISY with which multiplexers' 811-814 correspond. Moreover, a multiplexer does not need reset input, either but makes the synchronous-clock ISY input and the 4 times as many standard-of-frequency clocks OCKC0-OCKC3 as this from a demultiplexer the simple structure acquired from clock generation and a control circuit 817. However, there are not a multiplexer / demultiplexer ability multifunction [LSI] shown in drawing 5, and an essential difference. Namely, what is necessary is to set the selection signal (ISEL) as "1" (pull-up PU), to consider as demultiplexers 803-806, to set a selection signal (ISEL) as "0" (pulldown PD), and just to consider as multiplexers 811-814 as multiplexers 803-806 and

demultiplexers 811-814, using LSI shown in <u>drawing 5</u>. As a data conversion feature, it is almost equivalent to <u>drawing 6</u> and the thing shown in 7. In this way, by changing the analog data inputted into a high speed in the whole system shown in <u>drawing 8</u> into the digital data slowly carried out by the demultiplexer of the preceding paragraph, the time amount which data processing takes was secured, to the data, required data processing (filtering, complicated data conversion, etc.) was added in the central arithmetic circuit, and the function which changes the output into again high-speed analog data by the latter multiplexer, and outputs it is realized.

[0040] In addition, in the example shown in drawing 8, although only demultiplexers 803-806 and multiplexers 811-814 were explained as an object multifunction [LSI], if accumulation of more functional circuits is possible as mentioned above, it can also manufacture multifunction one LSI of the form which also accumulated both the functions of clock generation and a control circuit 817, or arithmetic circuits 807-810 on one chip by adding the multiplexer circuit which changes a function to a selection signal. In this case, since the number of I/O pins of arithmetic circuits 807-810 increases more than the number of I/O pins of demultiplexers 803-806 and multiplexers 811-814, if the total of a pin is doubled with a demultiplexer or a multiplexer, it is necessary to reduce the I / O data number of bits to an arithmetic circuit. for this reason -- being alike -- for example, the bit slice of the I / O data which consists of 8 bits of present condition 2bitx4 is carried out to 4 bit data of 1 bit x4 (that number of part LSI increases). Conversely, it is very effective if it doubles with the number of pins of an arithmetic circuit, and the configuration which enlarges data width of face after demultiplexing in a demultiplexer and a multiplexer and in front of a multiplexer (for example, 16 bits), and increases the number of arithmetic circuits (for example, it is made 8LSI) is taken. In addition, it can be said that it is easy to accumulate it together with other functional circuits, such as a demultiplexer and an arithmetic circuit, as multifunction LSI since control of the physical number of pins at the time of a design is easy and there are many outputs on the character in which clock generation and a control circuit 817 generate two or more signals of a function of the same kind. Moreover, as mentioned above, if the physical control at the time of the design of the number of input pins and the number of output pins prepares a bidirectional input-output-buffer group and it enables it to set up the condition of I/O finely, it is easily possible.

[0041] Drawing 9 is the modification of the system of drawing 8, and is premised on treating the ultra high-speed analog I/O signal of 500MHz - 1GHz (it is expressed as 500 MHz+alpha) extent on the level of the sampling cycle of ADCs 903 and 904 and DAC940. However, the cycle steal is used for ADCs 903 and 904, in order to secure sufficient sample hold time amount and to sample certainly the ultra high-speed analog input data (it is a sampling important point at 500 MHz+alpha) inputted from the analog input terminal 902 by ADCs 903 and 904. That is, by distributing analog input data to ADC903 and ADC904 by turns, it constitutes so that what is necessary may be just to sample by 250 MHz+beta per each ADC. In order to perform this cycle steal, the reference clock for the sampling of 250 MHz+beta reversed mutually is supplied to ADC903 and ADC904 from LSI (CLKGT-A)905 for clock generation. Moreover, if the method which divides into two blocks in this way, and samples each by 250MHz+beta is taken, since the sampling rate of ADC can be dropped respectively. The switching noise at the time of the switching noise and output buffer inside ADC driving an external load can be reduced. Since the definite time amount of that a stable analog to digital becomes possible and the digital data outputted is also securable for a long time, Also in the data latch actuation to the demultiplexers 906-LSI 913 of the next step, allowances are born to the setup time, and positive digital data processing becomes possible henceforth. [0042] In this example, the conversion function (in the example of drawing 5 and drawing 8, it was 1:4) of 1:8 is given to demultiplexers 906-LSI 913. That is, the data of 2 bit x1 were inputted and it has changed into the data of 2 bit x8. The synchronous clock (SYNC) and reference clock which are needed by this demulti PUKUSA 906-LSI 913 are supplied from LSI905 for clock generation. Moreover, demulti PUKUSA 906-LSI 913 is also generating the reference clock to LSI 914-929 for data processing of the next step. Since the sampling frequency of 250 MHz+beta becomes equivalent to having been changed into 1/8 by demultiplexers 903-LSI 913, the criteria lock frequency to this LSI 914-929 for an operation serves as 32 MHz+gamma.

[0043] Using the thing of 8:1, the latter multiplexers 930-LSI 933, and 935-938 perform transform processing exactly opposite to Demultiplexer LSI, and they change the data sent in from data processing 914-LSI 929 with the sampling frequency of 32 MHz+gamma into the data which change by 250 MHz+beta. And using the multiplexer LSI 939 of 2:1 of the last stage, a total of 16 bits of every 8 bits data from two blocks separated with the cycle steal is changed into the 8-bit data which change by 500 MHz+alpha, and they are outputted to DAC940. DAC940 changes the 8-bit digital input data into analog data, and outputs it to an output terminal 941. In addition, LSI (CLKGT-B)934 for clock generation performs supply of the reference clock to each demultiplexer and a multiplexer, or the clock (SYNC) for a synchronization. Moreover, in this example, LSI (CLKGT-A)905 for clock generation is performing supply of the reference clock to CLKGT-B934, and the clock (SYNC) for a synchronization.

[0044] In this example of the above configurations, in order to treat very high-speed analog data, possibility that it will be necessary to constitute from LSI (for example, LSI using GaAs or an ECL process) using LSI with other blocks high-speed one or more ranks or the manufacture process in which high-speed switching is possible except for the data-processing block by the data processing 914-LSI 929 which can operate to the timing (32 MHz+gamma) carried out comparatively slowly is high. Therefore, although LSI for these demultiplexers, a multiplexer, and block generation is incorporable as multifunction LSI, it cannot design so that the data processing LSI from which a working speed differs may be incorporated together as multifunction LSI. In addition, in this example, 16 data processing LSI will be used and will be constituted. Although the bit length of the I/O is the same as that of the example of drawing 8, as mentioned above, it is possible to low-speed-ize an operation period to 1/16 of the sampling frequency (500 MHz+alpha) of a original oscillator. However, since every LSI is almost the same, when the number of I/O pins can incorporate data processing 914-LSI 929 on the chip same as multifunction LSI as other LSI depending on the contents of data processing, it becomes more efficient.

[0045]

[Effect of the Invention] According to this invention, the effectiveness of that the number of I/O pins became a several

times as many functional circuit as this and equivalence is acquired, and a pin neck can be canceled. That what is necessary is just to manufacture 1 ****** of LSI which accumulated the required function, development costs can hold down initial manufacture costs very low, although it hardly changes as an amount of circuit designs. Moreover, since LSI of an amount several times the functional circuit of this will be produced for the same chip at the time of mass production, very high mass-production nature is securable. For this reason, it becomes possible to attain LSI-ization enough also by the system which does not carry out little deer production. Moreover, a package is easy to be the thing of the standard level of the number of pins which is not, and effective in the ability to also hold down package cost very low.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the block diagram showing one example of the multifunction LSI equipment in this invention.

[Drawing 2] It is the block diagram showing the general configuration within a local circuit block.

[Drawing 3] It is the related explanatory view of the scale of LSI (CMOS gate array) which can be circuit mounted, and the number of I/O pads.

[Drawing 4] It is the block diagram showing another example of the multifunction LSI equipment in this invention.

[Drawing 5] It is the block diagram showing one example of the multiplexer / demultiplexer LSI equipment in this invention.

[Drawing 6] It is the timing diagram of the demultiplexer actuation in the example of drawing 5.

[Drawing 7] It is the timing diagram of the multiplexer actuation in the example of drawing 5.

[Drawing 8] It is the block diagram showing the example of 1 configuration of the system using the multifunction LSI equipment in this invention.

[Drawing 9] It is the block diagram showing the modification of the system of drawing 8.

[Description of Notations]

1-4 Functional circuit

5 Multiplexer

6 Selection Input-Buffer Group

401-405 Functional circuit

406-408 Multiplexer

409 Selection Input-Buffer Group

411 413 Signal input-output-buffer group

501 Multiplexer

502 Demultiplexer

504 505 Signal input-output-buffer group

507 Selection Input Buffer

803-806 Demultiplexer LSI

807-810 Arithmetic circuit LSI


811-814 Multiplexer LSI


[Translation done.]

* NOTICES *


JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.






[Drawing 2]




ローカル回路プロック内の一般的な機能分化と構造




LSI(CMOSゲートアレイ)の製造プロセスと回路実装可能規模/入出力パッド数との関係

[Drawing 4]





マルチファンクションLSIの回路実装例2

[Drawing 5]




マルチファンクション(マルチプレクサ/デマルチプレクサ)LSIの構成例3





マルチファンクションLSIを用いたシステム構成例

[Drawing 9]



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-204128

(43)公開日 平成8年(1996)8月9日

(51) Int.Cl.⁶ 識別記号 FΙ 庁内整理番号 技術表示箇所 H01L 27/04 21/822 G06F 15/78 510 E HO1L 27/04 21/82 В

審査請求 未請求 請求項の数9 OL (全 15 頁) 最終頁に続く

(21)出願番号 特顯平7-7047 (71) 出願人 000005108 株式会社日立製作所 (22)出願日 平成7年(1995)1月20日 東京都千代田区神田駿河台四丁目6番地 (72) 発明者 亀谷 雅嗣 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 三宅 徳久 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 橋本 茂男 茨城県日立市大みか町五丁目2番1号 株 式会社日立製作所大みか工場内 (74)代理人 弁理士 髙崎 芳紘


(54) 【発明の名称】 マルチファンクションLSI装置とその機能切換方法、及び演算処理システム

(57)【要約】

【目的】 ピンネックを解消し、量産性に優れたマルチ ファンクションLSI装置を実現する。

【構成】 機能回路1~4の入力はピンIS0~ISn を共用し、出力は選択信号ピン [SELO、 ISEL1 からの選択信号で制御されるマルチプレクサ5を介して ピンOSO~OSmと接続する。

【効果】 マルチプレクサにより1つの機能回路を選択 することで、入出力ピンはともに各機能回路で共用でき ピンネックが生じない。同時に複数機能の任意の1つを 選択して使えるから、同一のチップの使用量がふえ、量 産効果が大きくなる。



【特許請求の範囲】

【請求項1】 外部接続用の複数のピンと、複数の機能 回路と、該機能回路を選択する選択信号を入力するため の選択信号入力回路と、上記選択信号により選択された 機能回路の入力端及び出力端の一方又は双方と上記ピン の一部とを接続するための切換回路と、を備えたことを 特徴とするマルチファンクションLSI装置。

【請求項2】 前記切換回路は、前記選択信号により選 択された機能回路の出力端を前記ピンの一部と接続する 回路であり、上記ピンの他の部分は、共通の入力用ピン 10 としてすべての機能回路の入力端に接続されて成ること を特徴とする請求項1記載のマルチファンクションLS 〕装置。

【請求項3】 前記切換回路は、前記ピンの一部に接続 され、その信号伝達方向が双方向に切換可能な双方向バ ッファ群であることを特徴とする請求項1記載のマルチ ファンクションLSI装置。

【請求項4】 前記機能回路は、高速シリアル信号を低 速パラレル信号に変換するデマルチプレクサ回路と、そ の逆変換を行うマルチプレクサ回路であることを特徴と 20 する請求項3記載のマルチファンクションLSI装置。

【請求項5】 請求項1~4の内の1つに記載のマルチ ファンクションLSIを用いて構成した演算処理システ

【請求項6】 高速シリアル信号を低速パラレル信号に 変換するための請求項4記載のマルチファンクションし S「装置と、上記低速パラレル信号を入力として演算処 理を行うための演算処理用しSI装置と、該演算処理用 LSI装置から出力される低速パラレル信号を高速シリ アル信号に変換するための請求項4記載のマルチファン 30 クションLSI装置と、を備えたことを特徴とする演算 処理システム。

【請求項7】 複数の機能回路を搭載し、その1つを選 択して使用するマルチファンクションLSI装置の機能 切換方法において、選択された機能回路の入力端及び出 力端の一方又は双方が当該LSI装置の外部接続用のビ ンの一部と接続されるように切換えることにより機能切 換えを行うことを特徴とするマルチファンクションLS 」装置の機能切換方法。

【請求項8】 前記各機能回路の入力端は前記ピンの一 40 集積する。 部を共通入力用ピンとし、前記選択された機能回路の出 力端のみを上記ピンの他の一部とマルチプレクサを介し て接続することにより機能切換えを行うことを特徴とす る請求項7記載のマルチファンクションLS I 装置の機 能切換え方法。

【請求項9】 前記選択された機能回路の入力端及び出 力端の一部又は全部を、その信号伝達方向が双方向に切 換え可能な双方向バッファ群を介して前記ピンの一部に 接続することにより機能切換えを行うことを特徴とする 請求項7記載のマルチファンクションLSI装置の機能 50 出力ピンの基本的な機能は1つに固定されている。そし

切換方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マルチファンクション LSI装置とその機能切換え方法、及びそのLSI装置 を用いた演算処理システムに関するものである。

2

[0002]

【従来の技術】図2は一般的な電子回路システム内の機 能分散構造を示す。どんなシステムでも基本的に階層化 された機能構成となるため、階層化の下位レベルに至る ほど機能分散が進み、機能回路間の結合が粗になってい く。その代りに、その専用的な機能を外部に対して提供 するための機能入出力信号の数は増加していく傾向にあ る。例えばCPUを有するインテリジェントシステムを 例にとると、図2において、外部回路AはCPU部又は CPUに直結する信号/バスインターフェース回路、外 部回路BはCPUに直接管理されたデバイス、外部回路 CはメモリシステムやシステムI/O回路、外部回路D は「一〇チャネルや共通「一〇ドライバ又はインターフ ェース、外部回路Eはシステムバスや共通バスインター フェース回路等に相当する。このようなシステムの場 合、機能回路302がメモリコントローラ又は入出力コ ントローラ、機能回路303及び304が1/〇チャネ ルコントローラ又は共有I/Oバスコントローラ、機能 回路305がシステムバス又は共通バスコントローラと いう機能分担となっている。共通回路部301は、CP Uの動作をモニタして各機能回路で共通に使用する信号 の生成や、CPUの動作にフィードバックする各機能同 路からの信号を統合して生成する部分であり、CPUの バスステートやバスサイクルを管理したり、モニタリン グし、基本的な基準信号やクロックを生成するマシンス テートコントローラ(MSC)や、各種システムクロッ ク及び各機能回路用の各種クロックを生成するクロック ジェネレータ(CLKGT)等に相当する。

【0003】従来、図2に示した回路システムをLSI 化する場合、機能回路302~305及び共通回路30 1をそれぞれ4~5個(4個の場合は共通回路部を各し SIに内蔵する)の異種のLSIとして設計するか、あ るいは図3のシステム全体を1つの大規模しSIとして

[0004]

【発明が解決しようとする課題】上記した従来の技術で は、電子基板やシステムを構築する際、必要な機能回路 毎にLSI化を行うと、LSIの種類が増えて、かなり の量産が可能なアプリケーションに対してしか低コスト でLSI化を図っていくことができないという問題があ った。また、1チップのLSIに複数の機能モードを組 み込んでおき、その機能の複数モードの中から1つを選 択するように構成することはあるが、この場合でも、入

て各機能ブロック毎に予め定められた 1 通りの接続方式 で電子基板上の他の回路ブロックと接続して使用され、 局所的な接続の違いによるバリエーションはいくつかあ ったとしても、基本的には1通りの使用方法又は実装方 法しか許されず、少量生産型のアプリケーションにおい ては必ずしも低コスト化の問題を解決できるものではな

【0005】一方、大規模な1チップLSIに、関連す る複数の機能(システム)を集積してしまう(システム オンチップ) アプローチをとったときには、大規模化に 10 イサイズのものが必要となり、必要なゲート数で決まる 伴う歩留まりの低下や設計コスト上昇と合わせて、以下 に詳述するピンネックの問題が生じる。図3は、LSI (CMOSゲートアレイ)のプロセスアップの一例を示 す。両者の場合のダイサイズ(LSIの回路集積部分の 大きさ) は同じ (約2.5 mm×2.5 mm) であると 仮定し、同図(a)の2μmプロセスルールから同図 (b) の1 μmプロセスルールにプロセスアップを行っ たとしている。この配線ルールの微細化の比率であるブ ロセス向上比率はこの場合2である。これによって、ト 場合もダイ上の1マス分のエリアに約64ゲート、CM OSプロセスで約260トランジスタ相当分が集積され ており、2μπルールの場合は16マス、1μπルール の場合は64マス分のトランジスタ数となっている。し かし外部入出力用の機能ピンを取り出すための信号パッ ド数は、図3 (a) の2 μmルールで44パッド、図3 (b)の1μmルールで60パッドとなっており約1. 4倍程度しか多くなっていない。この理由の第1は、ト ランジスタは平面的に配置されるのでその増加率はプロ セス向上比率のほぼ2乗に比例するのに対し、信号パッ トは線状に配置されるのでその増加率がほぼブロセス向 上比率に比例するからである。更に第2の理由として、 プロセス向上比率2よりも小さくなっているのは、外部 に接続される負荷(主として容量性負荷)をドライブす るのに必要な電流 (瞬時電流) 容量がスイッチング特性 の高速化に伴い信号のスルーレートが高くなるため同等 かもしくはより大きくなる傾向にあり、バッドの電流密 度の限界から、信号バッドサイズをそれほど小さくでき ないからである。

【0006】ところがランダム論理を集積する場合、必 40 要となるピン数は、トランジスタ数にほぼ比例して増加 することが経験的に知られており、こうしてトランジス タ数と外部入出力ピン数との間にアンバランスが生じて しまう。このことは、メモリ回路等を大量に集積しない かぎり、ランダム論理主体の回路では大幅に入出力ピン 数が不足してしまうことを意味する。すなわち、多数の 機能ピンを確保するためにLSIに集積する回路規模に 比べてかなり大きなチップサイズ (ダイサイズ) のもの を使用する必要が生じ、との面からも開発費の増大や歩

LSI化は逆にコスト上昇を招く可能性が高い。

【0007】このことを、例えば1000ゲート規模で 40~50ピン程度の外部入出力信号を必要とする機能 回路 (Function) を4つ用意し、4000ゲー ト規模のCMOSゲートアレイに集積する場合について みる。これを従来通り1チップに集積しようとすれば、 必要となる160ピン~200ピン程度の信号パッド数 を確保するために、1µmルールのプロセスを用いたC MOSゲートアレイで10000ゲート規模の大きなダ ダイサイズよりもはるかに大きなものになる。

【0008】本発明の目的は、LSIの開発費用及び量 産時の製造コストを低く抑えつつ、LSIの外部入出力 ピン数を十分多く確保できてピンネックが生じないよう にしたマルチファンクションLSI装置とその機能切換 方法、及びとのマルチファンクションLS【装置を用い た演算処理システムを提供することにある。

[0009]

【課題を解決するための手段】本発明は、外部接続用の ランジスタ数は4倍に向上している。即ち、いずれもの 20 複数のピンと、複数の機能回路と、該機能回路を選択す る選択信号を入力するための選択信号入力回路と、上記 選択信号により選択された機能回路の入力端及び出力端 の一方又は双方と上記ピンの一部とを接続するための切 換回路と、を備えたことを特徴とするマルチファンクシ ョンLSI装置を開示する。

> 【0010】更に本発明は、上記切換回路が、上記選択 信号により選択された機能回路の出力端を上記ピンの一 部と接続する回路であり、上記ピンの他の部分は、共通 の入力用ピンとしてすべての機能回路の入力端に接続さ 30 れて成ることを特徴とするマルチファンクションLSI 装置を開示する。

【0011】更に本発明は、上記切換回路が、上記ピン の一部に接続され、その信号伝達方向が双方向に切換可 能な双方向バッファ群であることを特徴とするマルチフ ァンクションLSI装置を開示する。

【0012】更に本発明は、上記のマルチファンクショ ンLSI装置を用いて構成した演算処理システムを開示 する。

[0013]

【作用】切換回路を用いることで、複数の機能回路によ り入出力ピンを共有できるから、ピンネックを解消で き、ピン数が少なくてよいことからパッケージコストも 下げられる。また開発費用は、必要な機能を内蔵したL SIを1チップ製作すれば良く、個々の機能を持つチッ ブの場合と回路設計量としては殆ど変わらないが、初期 製作費用は非常に低く抑えることができると共に、複数 機能のどれでも使えるから非常に高い量産性を確保で き、1チップ当たりのコストを低く抑えることができ る。従ってとのLSI装置を利用して演算処理システム 留まりの低下を招く。すなわち、少量生産システムでの 50 を構成すれば、システム価格を低減することができる。

[0014]

【実施例】以下、本発明を実施例により詳細に説明する。図1は、本発明になるマルチファンクションLSI 装置の一実施例を示すブロック図で、4つの機能回路 (Function1~4の各々は、1μmルールのC MOSプロセスで作製された1000ゲート規模、合計4000ゲート規模)のゲートアレイである。入力ピン1S0~ISnは信号入力バッファ群7を介して各機能回路1~4の出力端子Ⅰへ接続され、また各機能回路1~4の出力端子〇は選択入力バッファ群6により制御されるマルチブレクサ5、及び信号出力バッファ群8を介して出力ピン〇S0~〇Smと接続されている。

【0015】 この構成において、マルチプレクサ5は選 ビン数がともに一定で 状ピン I S E L 1 に与えられた選択信号 がほぼ同一であるよう (以下、との信号もピンに付した信号 I S E L 0、 I S E L 1を()でくくった(I S E L 0)、(I S E L 1)等で表す。他のピンについても同様)に応じて出力 ピン O S O 、 O S 1、 — 、 O S m に機能回路 1 ~ 4の どの出力を接続するかを切り換える。即ち、マルチブレクサ5の選択入力端子 A、 B には、外部から入力される 選択信号(I S E L 0、 I S E L 1)から生成した信号 が入力され、また、機能回路 1 ~ 4 の各出力端子 O からの信号が入力端子 I D O ~ I D 3 に入力される。そして 選択信号(I S E L 0、 I S E L 1)に対応した機能回 路の出力端子 O O からの出力信号を選択し、出力端子 O D と C 出力する。

【0016】一方、入力ピンISO~ISnから入力される外部入力信号は、各機能回路1~4に対応してそれぞれ定められた機能を有する入力信号群として共通に使用される。すなわち、回路上は共通信号のように記述され、配置されているが、各機能回路1~4それぞれでは互いに異なる機能(それぞれのファンクションに合った機能)として認識され処理される。従って、マルチプレクサ5が外部へ出力すべき出力信号を選択した時点で必然的にそれらの機能に関連する機能、すなわち、選択された機能回路に対応する入力信号の機能に設定されることになる。

【0017】本実施例に於るピン類を検討してみると、4000ゲートを1チップに搭載してマルチプレクサを用いずに入出力ピンに接続する従来技術では、160ピ 40ン程度以上を要した。しかし4000ゲート規模を搭載するダイサイズでは60~70の信号パッドしか設けられなかった。ところが本実施例によると、入、出力ピンともに4つの機能を回路1~4の各々が必要とするピン数の内の最大の個数があればよく、これは従来例で説明したように1000ゲート規模のゲートアレイで40~50ピン程度である。従って4000ゲート搭載できるダイサイズで確保可能な60~70の信号パッドがあれば十分で、選択信号(ISEL0、ISEL1)用のパッドを付加しても十分に実現可能である。50

【0018】 こうして本実施例によると、ビンネックを解消すると共に4つの機能回路をまとめてLS I 化するから開発費用が低下する。また大型のダイが不必要であること、複数の機能を持つからその分だけ生産量が増えて量産効果が向上することから低価格化ができる。更にパッケージもピン数のそれほど多くない標準レベルのもので良く、パッケージコストも非常に低く抑えることが可能である。

【0019】図4は、本発明になるマルチファンクションLSI装置の別の実施例を示すブロック図である。図1の実施例では、入力バッファ群7及び出力バッファ群8が固定であり、従って、入力信号ピン数及び出力信号ピン数がともに一定で、とのためその外部入出力信号とい数がともに一定で、とのためその外部入出力信号数がほぼ同一であるような機能回路を1チップで組み込むように設計する必要があった。本実施例は、入出力信号数が各機能回路どとに異なっても、双方向の入出力バッファを用いて選択信号により制御することで、物理的な入出力バッファ数の制約をそれ程受けることなくマルチファンクションLSI装置の設計を行うことができるようにしたものである。

【0020】図4に示したマルチファンクションLSI装置は、機能の異なる5つの機能回路(Function)401~405と、選択入力バッファ群409を介して入力される選択信号(ISELO、ISEL1、ISEL2/IS)の3つの入力で制御されるマルチプレクサ406~408と、同じく上記3つの入力で制御され、各々がm+1個及びk+1個の入出力端子を有する信号入出力バッファ群410とj+1個の出力端子を有する信号入力バッファ群410とj+1個の出力端子を有する信号出力バッファ群410とj+1個の出力端子を有する信号出力バッファ群410とj+1個の出力端子を有する信号出力バッファ群410とj+1個の出力端子を有する信号出力バッファ群410とj+1個の出力端子を有する信号出力バッファ群410とj+1個の出力端子を有する信号出力バッファ群412から成っていて、外部から見ると、1チップで5種類のLSIに変身するLSIである。

【0021】以下、本実施例の動作を説明する。まず選択信号(ISEL1、ISEL0)が(0、0)、(0、1)、又は(1、0)のときは、この順に対応し

て機能回路401、402、または403が選択される。この時信号(ISEL2/IS)は、機能回路401~403の入力信号の1つとして割り付けられている。また、この条件の時アンドゲート414出力は常に「0」であるから、インバータ415、416を介して入力され、信号入出力バッファ群411の出力バッファ4110をアクティブにするイネーブル入力Eは「0」となり、出力バッファ4110がディゼーブル状態、即ち、ハイインピーダンス出力状態に固定され、各機能回路401~403はバッファ群411を入力バッファ群としてみなして、これらからの入力信号を各入力端子Iに取り込む。

【0022】一方、同一条件下で信号入出力バッファ群 413の出力バッファ4130をアクティブにするイネ 50 ーブル信号Eには「1」が印加されてアクティブ状態と なり、バッファ群413は出力バッファ群とみなされ

【0023】またこの時、マルチプレクサ406及び4 07では選択信号(ISEL1、ISEL0)の値に対 応して、(0、0)のとき機能回路401の出力に接続 された入力端子 I D O が、 (0、1) のとき機能回路 4 02の出力に接続された入力端子 ID1が、(1、0) のとき機能回路403の出力に接続された入力端子ID 2がそれぞれ選択される。そして各マルチプレクサ40 6、407の出力〇Dに選択された入力信号群が出力さ 10 れ、マルチプレクサ406出力は入出力バッファ群41 3を介して外部へ出力され、またマルチプレクサ407 の出力は続いてマルチプレクサ408を介し、さらに出 カバッファ412を介して外部へ出力される。 なおとの ときマルチプレクサ408の選択入力Sには「0」が印 加されており、常に入力端子ID0側、即ちマルチプレ クサ407の出力が選ばれている。

【0024】以上のように、選択信号(ISEL1、I SELO) が(0、0)、(0、1)、又は(1、0) の条件下では、外部からみると入力信号ピンとして【〇 20 SO~IOSm、ISO~ISn及びISEL2/IS の合計m+n+3本、出力信号ピンとして〇IS0~〇 ISk、OSO~OSjの合計k+j+2本とから構成 されるLSIとして扱うことができる。

【0025】次に図4において、選択信号(ISEL 1、ISELO)が(1、1)の場合の動作を説明す る。このときは選択信号(ISEL2/IS)が「0」 の場合と「1」の場合で、それぞれ以下のように信号入 出力パッファ群の機能が設定される。

【0026】(ISEL2/IS)=「0」の場合。 このときアンドゲート414出力は「0」であるから、 選択信号(ISEL1、ISEL0)が(1、1)以外 の組み合わせの場合とほぼ同様で、ピンIOSO~IO Sm及びISO~ISnが入力ピン、ピンOISO~O 1Sk及びOSO~OSjが出力ピンとなる。信号(Ⅰ SEL2/18)は選択信号として機能するので、との 場合は入力信号としては用いることができない。マルチ プレクサ406、407では入力端子ID3が選択さ れ、機能回路404が選ばれてその機能信号が出力バッ される。従ってとのとき、本LSI装置は、機能回路4 04のみをインプリメントしたものと等価であるとみな すことができる。

【0027】(ISEL2/IS)=「1」の場合。 このときアンドゲート414出力は「1」となり、出力 バッファ4130が非アクティブ(ハイインピーダン ス)となり、逆に信号入出力バッファ411の出力バッ ファ4110がアクティブとなる。従って、外部からの 入力信号としてはピンIS0~ISn及びOIS0~〇 1 Skの合計n+k+2本がアサインされ、外部への出 50 ら入力され始め、合計4クロック(信号 ICLKの4周

カピンとしてはピンOS0~OSi及びIOS0~IO Smの合計j+m+2本がアサインされていることにな る。機能出力信号としては、マルチプレクサ408が入 力端子【D1、すなわち、機能回路405の出力〇Bを 選択してピンOS0~OSjに出力し、また機能回路4 05の出力〇Aは直接バッファ411を介してピン【〇 SO~IOSmに出力される。従ってこのとき、このし SI装置は、機能回路405のみをインプリメントした ものと等価であるとみなすことができる。

【0028】とのように、双方向入出力バッファ群をい くつかのグループに分割して、選択信号を用いて入出力 機能の設定を行い、専用の入力、出力バッファ群と組み 合わせて用いれば、非常に高い自由度で物理的に必要と なる入出力ピン数やその物理的な配置を決めることがで きる。なおととでは、双方向の入出力バッファ群を入力 か出力のいずれか一方に切り換えて用いる場合を示した が、機能回路によっては、例えばデータバスのような双 方向の入出力信号群を扱う場合もある。そのような場合 は、双方向入出力バッファ群の出力イネーブル信号E を、機能回路によって必要なタイミングでダイナミック にアクティブ/非アクティブに制御することにより、双 方向の機能をそのまま利用すれば良い。

【0029】図5は、本発明のより具体的なマルチファ ンクションLSIの実施例を示すブロック図で、ゆっく りしたタイミングで入力される8ビット幅のデータを2 ピット幅のデータに変換して高速なタイミングで出力す るマルチプレクサ回路501と、高速なタイミングで入 力される2ビット幅のデータを8ビット幅のデータに拡 張してゆっくりしたタイミングで出力する機能を有する 30 デマルチプレクサ回路502との2つの機能回路と、入 出力ピンの切り換えを行うための信号入出力パッファ群 504、505、信号出力バッファ群508、信号バッ ファ群506及び選択入力バッファ507からなり、選 択信号(ISEL) によりマルチ/デマルチの機能を切 り換えて用いるととで、両方の機能が1つのLSIで実 現できるマルチファンクションLSI装置である。以下 この動作を説明する。

【0030】図6は、デマルチプレクサ回路502の動 作を示すタイムチャートで、図5で選択信号(ISE ファとして定義されたバッファ413及び412に出力 40 し)を「1」としたときの動作である。このときは選択 信号(ISEL)=「1」であるから、信号入出力バッ ファ504内の出力バッファはいずれも非アクティブと なり、信号入出力バッファ群505内の出力バッファが すべてアクティブとなっている。

> 【0031】との状態で、LSIの内部ハードウェアの リセット処理と変換開始タイミングを決めるための信号 IRESがアクティブレベル「1」になると、そのとき の信号ICLK(高速クロック)の立ち上がりのタイミ ング信号から入力データ列がピンIOSO、IOS1か

期)分取り込まれる。との信号ICLK4周期分の合計 2×4=8ビットのデータは、デマルチプレクサ502 で8ビットパラレルの、周期が信号 I C L K の 4 倍のデ ータに変換される。信号ISYNCは、デマルチプレク サ502で変換されたデータを出力ピン〇 ISO ~ O I S7へ出力するタイミングを決めており、最後の2ビッ ト分の入力データを内部に取り込んでから、信号ICL Kのそれ以後の立ち上がりのタイミング4つ分まで信号 1SYNCの位相を信号 [CLKに同期して移動すると とにより、出力タイミングをずらすことができる。

【0032】図6では、信号IRESがアクティブにな り、信号ICLKが立ち上がった時刻t。から4つつの データa、b、c、dがピンIOS1から取り込まれて いる。そして最後のデータdの取り込みが終了した直後 の信号ICLKの立ち上がり時刻t=tょから変換デー タを出力するようにISYNC信号の位相を定めてい る。従って、図の時刻t。は、データ(a、b、c、

d) が8 ビットパラレルで出力されるタイミングであ り、時刻t」は、データ(a、b、c、d)より1つ前 に取り込まれたデータ (図示省略) の出力タイミングを 20 の関係であり、出力ピンIOSO、IOS1へは時刻 t 示している。またデータ(a、b、c、d)と出力ピン OIS0、OIS1、…に出力されるデータ値との対応 は、

【数1】a=((IOSO。)、(IOS1。)) $b = ((IOSO_1), (IOSI_1))$

c = ((IOSO₂), (IOSI₂))

 $d = ((IOSO_3), (IOS1_3))$

とすると

【数2】(OISO) = (IOSO。)

 $(OIS1) = (IOS1_0)$

 $(OIS2) = (IOS0_1)$

 $(OIS3) = (IOS1_1)$

 $(OIS4) = (IOS0_1)$

 $(OIS5) = (IOS1_i)$

(OIS6) = (IOS0,)

(OIS7) = (IOS1,)

である。但し(IOSO₁)、(IOS1₁)は時刻t₁ のタイミングにピン 1 0 S 0、 1 0 S 1 からそれぞれ取 り込まれたビット値である(j=0~3)。 こうして、 とめられ(拡張変換)、8ビットバラレルデータとして 出力される。

【0033】図7は、図5のマルチプレクサ回路501 の動作を示すタイムチャートで、図5で選択信号(18 EL)を「0」としたときの動作である。このときは選 択信号(ISEL)=「0」であるから、信号入出力バ ッファ504内の出力パッファはいずれもアクティブと なり、信号入出力バッファ群505内の出力バッファが すべて非アクティブとなっている。ゆっくりしたタイミ ングのクロックである信号 ISYNCが「1」となって 50 力されたアナログ信号をアンプで増幅した後サンプリン

その直後の信号ICLKの立ち上がりのタイミングt11 で外部から〇IS0~〇IS7を介して8ビットのパラ レルのデータxが入力されると、次の信号ICLKの上 がりのタイミング t 1,から 4 周期分 (信号 I C L K の周 期で)連続して4つの2ビットの出力データ(a、b、 c、d)に変換し、ピンIOS0、IOS1に4つ連続 して出力する。本動作の場合、信号【RESはLS【の 内部回路をリセットする機能のみを実現するものと仮定 しているが、デマルチプレクサの場合と同様、信号IR 10 ESの入力タイミングによって IOS 0、 IOS 1 に変 換したデータを出力し始めるタイミングを決定するよう

10

【0034】上記マルチプレクサ動作の入出力関係は以 下のようになる。まず入力ピン〇IS0~〇IS7から の入力信号と信号a~dは

【数3】a=((OIS0)、(OIS1))

b = ((OIS2), (OIS3))

な機能を持たせても良い。

c = ((OIS4), (OIS5))

d = ((OIS6), (OIS7))

1,にa、時刻 t,,にb、時刻 t,,にc、時刻 t,,にdが それぞれ出力される。

【0035】図5の実施例では、マルチプレクサ回路を 用いておらず、双方向の信号入出力バッファ群504、 505の入出力機能を選択入力信号(ISEL)で切り 換えることによりLSIの機能を決定している。これ は、マルチプレクサとデマルチプレクサとがちょうど逆 の機能を有しており、入力ピン数と出力ピン数が逆にな るだけで、合計の機能信号のピン数がほぼ同一にできる 30 ため、マルチファンクションLSIに一緒に集積するの に好適だからである。とのように、一緒に集積する機能 回路をよく検討すれば、非常に効率的、効果的にマルチ ファンクションLSIが構築できることがわかる。すな わち、図1及び図4におけるマルチプレクサ回路5、4 06、407、408に相当する機能切り換えのための 特別な回路を用いなくても非常に効率的にマルチファン クションLSI装置が構成可能な場合があることを示し た例が図5の実施例であると言える。

【0036】図5の実施例の応用としては、例えば、図 2ビットパラレルで入力されたデータが8ビットづつま 40 5中の共通回路(CLKGT)503の機能をマルチプ レクサ/デマルチプレクサしてクロック生成及び制御用 LSIを構成したり、更に多くの機能回路がインプリメ ント可能であれば、演算機能回路等をマルチプレクサ回 路とともにインプリメントし、マルチ/デマルチ回路を 入出力用に用いることによって演算処理用しSIを実現 するとともできる。

> 【0037】このような本発明のマルチファンクション LSIを用いたシステム構成例を図8の実施例により説 明する。とのシステムでは、まず入力端子801から入

グ型のADC(アナログーデジタル変換器)802で2 ビット×4=8ビットのデジタルデータに変換し、その データの各2ビットずつ計4組を4個のデマルチプレク サ (LSI-A) 803~806に入力する。デマルチ ブレクサ803~806は、図5及び図6で説明したデ マルチプレクサとほぼ同じ動作を行うもので、その2ビ ット入力を8ビットパラレルのデータに変換する。デマ ルチプレクサ803~806の各出力は2ビットづつの 4組の出力に分けられていて、どのデマルチプレクサに ついてもその出力の各組は4つの演算回路(LSI-B) 807~810に入力される。各演算回路807~ 810出力も2ピット×4組構成となっており、この出 力がやはり4つのマルチプレクサ(LSI-C)811 ~814に入力される。とのマルチブレクサも図5、図 7で説明したものとほぼ同じである。最後に、各マルチ ブレクサ811~814から出力された2ビット幅のシ リアルデータはサンプリングタイプのDAC(デジタル -アナログ変換器)815に入力されてアナログデータ に変換され、アンプで増幅されて、アナログ出力端子8 16に出力される。

【0038】クロック生成及び制御回路(LSI-D)817は、基準となる高速なシステムクロックをICK入力に、内部回路のリセット及び外部リセット出力信号ORESの生成を行うためのシステムリセット信号をIRES入力に受けて、デマルチプレクサ803~806それぞれへのリセット信号ORESと、ADC802へのクロック信号OCKADCと、デマルチプレクサ803~806それぞれへのクロック信号OCKA0~3、演算回路807~810それぞれへのクロック信号OCKB3と、マルチプレクサ811~81430それぞれへのクロック信号OCKC3と、DAC815へのクロック信号OCKC0~OCKC3と、DAC815へのクロック信号OCKDACとを生成している。

【0039】デマルチプレクサ803~806及びマル チプレクサ811~814は、前述のように図5に示し たマルチファンクションLSIとほぼ同じであるが、異 なるのは、デマルチプレクサ803~806が、入力さ れた高速な基準クロック信号〇CKA0~〇CKA3 (図5におけるICLKと等価)を基にして、その4倍 の周期を有する低速な同期用クロックOSY及びOSY 40 0~3を生成し、クロックOSYを演算回路807~8 10の入力端子 ISYへ入力し、クロックOSY0~O SY3をマルチプレクサ811~814の対応する入力 端子ISYに入力するという方式を採っていることであ る。また、マルチプレクサもリセット入力を必要とせ ず、デマルチプレクサからの同期クロックISY入力 と、その4倍の周波数の基準クロック〇CKCO~〇C KC3をクロック生成及び制御回路817から得るだけ のシンブルな構造としている。しかし、図5に示したマ

ブレクサ機能と本質的な違いは無い。すなわち、マルチ プレクサ803~806とデマルチプレクサ811~8 14として、図5に示したLSIを用い、その選択信号 (ISEL)を「1」(プルアップPU)に設定してデ マルチプレクサ803~806とし、選択信号(ISE L)を「O」(ブルダウンPD) に設定してマルチブレ クサ811~814とすればよい。データ変換機能とし ては図6、7に示したものとほぼ同等である。こうし て、図8に示したシステム全体では、高速に入力される 10 アナログデータを前段のデマルチプレクサによりゆっく りとしたデジタルデータに変換することによって演算処 理に要する時間を確保し、そのデータに対して中央の演 算回路で、必要な演算処理(フィルタリングや複雑なデ - タ変換等)を加え、その出力結果を後段のマルチブレ クサにより再び高速なアナログデータに変換して出力す る機能を実現している。

12

【0040】なお、図8に示した実施例では、デマルチ プレクサ803~806とマルチプレクサ811~81 4のみをマルチファンクションLSIの対象として説明 20 したが、前述したように、より多くの機能回路を集積可 能であれば、選択信号と機能を切り替えるマルチプレク サ回路を追加することによって、クロック生成及び制御 回路817や演算回路807~810の機能もともに1 チップに集積した形のマルチファンクションLSIを製 作することもできる。この場合、演算回路807~81 0の入出力ピン数がデマルチプレクサ803~806及 びマルチプレクサ811~814の入出力ピン数よりも 多くなるため、ピンの総数をデマルチプレクサ又はマル チプレクサに合わせるならば、演算回路への入出力デー タビット数を減らす必要がある。このためには例えば、 現状2bit×4の8bitで構成される入出力データ を1ビット×4の4ビットデータにビットスライスする (その分LSI数が増える)。逆に演算回路のピン数に 合わせるならば、デマルチプレクサ及びマルチプレクサ におけるデマルチプレクス後およびマルチプレクス前の データ幅を大きくし(例えば16ビット)、演算回路の 数を増やす(例えば8LSIにする)構成を採れば非常 に効果的である。なお、クロック生成及び制御回路81 7は、同種の機能の信号を複数生成するという性格上、 設計時における物理的なピン数の制御は容易であり、ま た出力が多いのでマルチファンクションLSIとしてデ マルチプレクサや演算回路など、他の機能回路と一緒に 集積しやすいと言える。また、前述したように、入力ピ ン数と出力ピン数の設計時における物理的な制御は、双 方向の入出力バッファ群を設けて入出力の状態を細かく 設定できるようにすれば容易に可能である。

と、その4倍の周波数の基準クロックOCKC0~OC 【0041】図9は、図8のシステムの変形例で、AD KC3をクロック生成及び制御回路817から得るだけ C903及び904、DAC940のサンプリングサイのシンプルな構造としている。しかし、図5に示したマ クルのレベルで500MHz~1GHz(500MHz ルチファンクションLSIのマルチプレクサ/デマルチ 50 +αと表現する)程度の超高速アナログ入出力信号を扱

うととを前提としたものである。ただし、ADC903 及び904は、アナログ入力端子902から入力される 超高速アナログ入力データ(500MHz+ αでサンプ リング要)を、十分なサンプルホールド時間を確保して ADC903及び904で確実にサンプリングするため に、サイクルスチールを用いている。すなわち、ADC 903とADC904へ交互にアナログ入力データを振 り分けることにより、各ADC当たり250MHz+β でサンプリングすれば良い様に構成している。とのサイ クルスチールを行うために、ADC903とADC90 4には互いに反転した250MHz+βのサンプリング のための基準クロックを、クロック生成用しSI(CL KGT-A) 905から供給している。またこのように 2つのブロックに分割して、各々を250MHz+&で サンプリングする方式を取れば、各々ADCのサンプリ ングレートを落すことができるため、ADC内部のスイ ッチングノイズや出力バッファが外部の負荷をドライブ する際のスイッチングノイズを低減することができ、安 定なアナログーデジタル変換が可能となるばかりか、出 め、次段のデマルチプレクサLS 1906~913への データラッチ動作においてもセットアップ時間に余裕が 生まれ、以後確実なデジタルデータ処理が可能となる。 【0042】本実施例では、デマルチプレクサLSI9 06~913に1:8の変換機能(図5及び図8の例で は1:4であった)を持たせている。すなわち、2ビッ ト×1のデータを入力し、2ビット×8のデータに変換 している。とのデマルチプクサLSI906~913で 必要となる同期クロック(SYNC)及び基準クロック はクロック生成用しSI905より供給している。ま た、デマルチプクサLSI906~913は、次段の演 算処理用LSI914~929への基準クロックも生成 している。との演算用LSI914~929への基準ロ ック周波数は、デマルチプレクサLSI903~913 によって、250MHz+βのサンプリング周波数が8 分の1に変換されたのと等価となるため、32MHz+ γとなる。

13

【0043】後段のマルチプレクサLSI930~93 3及び935~938も8:1のものを用い、デマルチ プレクサLSIとちょうど反対の変換処理を行って、3 2 M H z + γのサンプリング周波数で演算処理しS I 9 14~929から送り込まれて来るデータを250MH 2 + βで変化するデータに変換する。そして最終段の 2:1のマルチプレクサレSI939を用いて、サイク ルスチールによって分離されている2つのブロックから の8ビットずつのデータ計16ビットを、500MHz + αで変化する8ビットのデータに変換してDAC94 0に出力する。DAC940はその8ビットのデジタル 入力データをアナログデータに変換して、出力端子94 1に出力する。なお、各デマルチプレクサ及びマルチプ 50

レクサへの基準クロックや同期用クロック(SYNC) の供給は、クロック生成用LSI(CLKGT-B)9 34によって行う。また、本例では、CLKGT-B9 34への基準クロック及び同期用クロック(SYNC) の供給はクロック生成用LSI(CLKGT-A)90 5によって行っている。

14

【0044】以上のような構成の本実施例において、非 常に高速なアナログデータを扱うため、比較的ゆっくり としたタイミング(32MHz+γ)で動作可能な演算 処理LSI914~929による演算処理ブロックを除 き、他のブロックは1ランク以上高速なLSIまたは高 速スイッチングが可能な製造プロセスを用いたLSI (例えばGaAsやECLプロセスを用いたLSI)で 構成する必要が生じる可能性が高い。従ってこれらデマ ルチプレクサ、マルチプレクサ、ブロック生成用のLS 1はマルチファンクションLSIとして組み込むことが できるが、動作速度の異なる演算処理LSIをマルチフ ァンクションLSIとして一緒に組み込むように設計で きない場合もあり得る。なお、演算処理LSIは、本例 力されるデシタルデータの確定時間も長く確保できるた 20 の場合16ケ用いて構成することになる。その入出力の ビット長は図8の例と同様であるが、前述したように、・ 演算周期を原発振器のサンプリング周波数 (500MH $z + \alpha$) の 16 分の 1 まで低速化することが可能であ る。但し入出力ピン数はどのLSIもほぼ同じであるた め、演算処理内容によっては演算処理LSI914~9 29もマルチファンクションLSIとして他のLSIと 同一のチップ上に組み込める場合はより効率的になる。 [0045]

【発明の効果】本発明によれば、入出力ピン数が機能回 30 路数倍になったのと等価の効果が得られ、ピンネックを 解消することができる。開発費用は、必要な機能を集積 したLSIを1チップ製作すれば良く、回路設計量とし てはほとんど変わらないが、初期製作費用は非常に低く 抑えることができる。また、量産時には同一チップを機 能回路数倍の量のLSIを生産することになるため、非 常に高い量産性を確保できる。とのため、少量しか生産 しないシステムでも十分LSI化を図ることが可能にな る。また、パッケージは、ピン数のそれほど多くない標 準レベルのもので良く、パッケージコストも非常に低く 40 抑えることができるという効果がある。

【図面の簡単な説明】

【図1】本発明におけるマルチファンクションLSI装 置の一実施例を示すブロック図である。

【図2】ローカル回路ブロック内の一般的な構成を示す ブロック図である。

【図3】LSI (CMOSゲートアレイ) の回路実装可 能規模と入出力バッド数との関係説明図である。

【図4】本発明におけるマルチファンクションLS [装 置の別の実施例を示すブロック図である。

【図5】本発明におけるマルチプレクサ/デマルチプレ

16

クサLSI装置の一実施例を示すブロック図である。 【図6】図5の実施例におけるデマルチプレクサ動作の タイムチャートである。

15

【図7】図5の実施例におけるマルチプレクサ動作のタ イムチャートである。

【図8】本発明におけるマルチファンクションLS I 装 置を用いたシステムの一構成例を示すブロック図であ

【図9】図8のシステムの変形例を示すブロック図であ る。

【符号の説明】

1~4 機能回路

5 マルチプレクサ

*6 選択入力バッファ群

401~405 機能回路

406~408 マルチプレクサ

409 選択入力バッファ群

411、413 信号入出力バッファ群

501 マルチプレクサ

502 デマルチプレクサ

504、505 信号入出力バッファ群


507 選択入力バッファ

10 803~806 デマルチプレクサLSI


807~810 演算回路LSI

811~814 マルチプレクサLSI


【図1】



[図6]




【図2】




ローカル回路プロック内の一般的な機能分化と構造

【図3】




LSI(CMOSゲートアレイ)の製造プロセスと回路実装可能規模/入出力パッド数との関係

[図4]




マルチファンクションLSIの回路実装例2


[図5]



マルチファンクション(マルチプレクサ/デマルチプレクサ)LSIの構成例3




【図8】



マルチファンクションLSIを用いたシステム構成例

【図9】



FΙ

フロントページの続き

(51)Int.Cl. * 識別記号 庁内整理番号 H O 1 L 21/82 技術表示箇所

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.